TMS320C55x应用系统设计课后答案

考试重点,简答题

1.3、DSP芯片与普通单片机相比有什么特点

答：与单片机相比，DSP器件一般具有更高的集成度、更快的CPU、更大容量的存储器，内置有波特率发生器和FIFO缓冲器，同时提供高速同步串口和标准异步串口，有的片内还集成了A／D采样电路，用于控制领域的DSP还提供多路PWM输出，用于电机控制，可减少开发人员的工作量。DSP器件一般采用改进的哈佛结构，具有独立的程序和数据空间，允许同时存取程序和数据。内置高速的硬件乘法器以及增强的多级流水线，使DSP器件具有高速的数据运算能力

1.5、DSP芯片有那些主要特点

答：采用哈佛结构、采用多总线结构、采用流水线结构、配有专门的硬件乘法--累加器、具有特殊的寻址方式和指令、硬件配置强、具有较强的接口功能、支持多处理器结构

1.8、IT公司的DSP芯片主要有那几大类

答：TMS320C2000系列，主要用于数字化控制领域，TMS320C5000系列主要用于图像通信领域，TMS320C6000系列主要用于数字通信和音视频技术领域 1.9、TMS320C5000系列DSP芯片有什么特点

答：它是16位整数DSP处理器，目前有三代产品。同代产品使用相似的CPU结构，但拥有不同的片上存储器和外围电路，以满足各种不同用途的要求。C5000把存储器，外围电路与CPU集成在一个芯片上，构成了一个单片计算机系统，大大地低了整个DSP应用系统的成本和体积，提高了可靠性。

2.1、C55芯片由哪些基本部分组成

答：CPU、存储空间、片内外设

2.2、C55x的CPU 包含哪些功能单元

答：C55x的CPU包含5个功能单元：指令缓冲单元（I单元）、程序流单元（P单元）、地址-数据流单元（A单元）、数据运算单元（D单元）和存储器接口单元（M单元）。

I单元包括32×16位指令缓冲队列和指令译码器。此单元接收程序代码并放入指令缓冲队列，由指令译码器解释指令，然后再把指令流传给其它的工作单元（P单元、A单元、D单元）来执行这些指令。 P单元包括程序地址发生器、程序控制逻辑。此单元产生所有程序空间地址，并送到PAB总线。

A单元包括数据地址产生电路（DAGEN）、附加的16位ALU和1组寄存器。此单元产生读/写数据空间地址，并送到BAB、CAB、DAB总线。

D单元包括1个40位的筒形移位寄存器（barrel shifter）、2个乘加单元（MAC），1个40位的ALU，以及若干寄存器。D单元是CPU中最主要的部分，是主要的数据处理部件。

M单元是CPU和数据空间或I/O空间之间传输所有数据的中间媒介。

2.5、C55x内部总线有哪些，各自的作用是什么 答：C55xCPU 含有12组内部独立总线,即 程序地址总线(PAB):1组,24位;

程序数据总线(PB):1组,32位;

数据读地址总线(BAB、CAB、DAB):3组,24位; 数据读总线(BB、CB、DB):3组,16位;

数据写地址总线(EAB、FAB):2组,24位;

数据写总线(EB、FB):2组,16位。

2.6、C55x的指令流水线有哪些操作阶段，每个阶段执行什么任务

答：C55x的指令流水线分为二个阶段，一取指阶段从存储器取来32位指令包，将其顾入指令缓冲队列中，并送48位指令包给第二流水阶段，二执行阶段对指令进行译码，并完成数据访问和计算

2.7、C55x的cpu包含哪几个累加器，在C54兼容模式（C54CM=1）下如何保持与C54的兼容

答：C55x的CPU 包括4个40位的累加器:AC0~AC3 ，4个累加器是等价的,任何一条使用一个累加器的指令,都可以通过编程来使用4个累加器中的任何一个。在C54x兼容模式（C54CM=1）下，累加器AC0、AC1分别对应于C54x里的累加器A、B

3.1、C55x有哪些寻址方式，访问哪些地方

答：绝对寻址方式（k16,k23,I/O）,通过在指令中指定一个常数地址完成寻址，直接寻址方式，使用地址偏移量寻址，间接寻址方式使用指针完成寻址。访问数据空间、I/O空间、寄存器位、存储器映射寄存器。

3.2、如何选择DP直接寻址方式和SP直接寻址方式，两者有何不同

答：CPL为0选择DP直接寻址方式,为1选择SP直接寻址方式。DP直接寻址方式中，23地址的高7位由DPH寄存器提供，DPH选择选择128个主数据页中的一页，低16位由DP和offset这两个数值的和组成。SP直接寻址方式使用SPH作为23位地址的高7位，低16位是SP的值和一个在指令中指定的7位的偏移地址的和，高7位和低16位合并后形成扩展数据堆栈指针。也可以单独给SPH和SP赋值，也可以用一条指令给XSP赋值

3.3、C55x的间接寻址方式有哪几种类型

答：AR间接寻址方式，双AR间接寻址方式，CDP间接寻址方式，系数间接寻址方式

3.4、如何在数据空间建立一个字循环缓冲区

答：1初始化相应的缓冲区大小寄存器2初始化ST2_55中相应的配置位，使能选定指针的循环寻址3初始化相应的扩展寄存器，选择一个主数据页4初始化对应的缓冲区首地址寄存器，主数据页XAR(22~16)或XCDP(22~16)和BSA寄存器合并形成缓冲区的23位首地址5装入选定的指针ARn或CDP，大小从0至缓冲区长度减1 4.2、什么是段，COFF目标文件通常包括哪些默认段 答：段是COFF文件的基本单元。默认段包括.text段，通常包含可执行代码。.data段，通常包含初始化数据.bss段，通常给未初始化的变量保留存储空间 4.3、什么是初始化段和末初始化段 答：末初始化段占用处理器存储空间，它们常常分配到RAM。这些段在目标文件里没有实际内容，仅仅为它们保留储存空间，当程序在运行时用这些空间来创建和存储变量。用于汇编命令。初始化段包含可执行代码或者初始化数据。当程序被装载时，它们就被放到处理器存储空间里。每个初始化段独立分配空间，可以引用在其他段定义的标识，链接器自动处理这些段间引用。 4.4、什么是段指针，段指针有何用途 答：段指针指汇编器为每个段分配的一个程序指针。一个段指针指向一个段的当前地址 4.8、什么是宏指令，宏指令起什么作用 答：宏指令是指单个的指令组成一个新的总指令。作用：1、定义自己的宏指令和重新定义已存在的宏指令2.简化长的或复杂的汇编代码3.访问指令库4.在一个宏里定义有条件和可重复块5.在一个宏里操作字符串6.控制扩展列表 4.10、MEMORY和SECTIONS的指令的作用是什么 答：MEM用来指定目标存储器结构，SECTIONS用来控制段的构成与地址分配。PAGE，用来识别一个存储空间，name命名一人存储空间范围。attr指定与命名的存储空间范围相联系的1-4段的个属性。Origin指定存储段的开始地址。length指定存储段的长度。Fill指定存储段的填充字符，为可选参数。 6.3、关键字interrupt有什么作用 答：指定某个函数为中断函数 6.4、如何在C语言源程序中嵌入汇编语言语句 答：在C语言中，使用asm指令来插入单行汇编语言到编译器创建的汇编语言文件中 6.6、小储存器模式和大储存器模式有何区别 答：两种模式的数据在存储器中的放置和访问不同。使用小存储器模式将得到比使用大存储模式时更少的代码和数据，但是程序必须满足一定的大小和存储放置限制。小模式下编译器使用16位数据指针来访问数据。XARn寄存器的高7位用来设置指向包含。Bss段的存储页，在程序执行过程中它们的值不变。大存储模式支持不严格的数据放置。用-ml shell选项就可以应用该模式。在大存储器模式下，数据指针为23位，在存储器中占2字空间。Stack和Sysstack段必须在同一页上。在大存储器模式下编译代码时，必须和rts55x.lib运行时间库链接。应用程序中的所有文件都必须使用相同的存储器模式。 8.7、什么是McBSP，最高通信速度是多少，主要用途是什么，TMS320VC5509A提供了及格McBSP 答：多通道串行缓冲口、100MB/S、用于标准串口通信，提供3个McBSP。 9.1、DSP系统硬件设计都有哪些步骤 答：1确定硬件整体方案2器件的选择3原理图设计4PCB设计5硬件调试 1.0、状态寄存器相关设置 答：累加器溢出标志、进位位、DP位、测试控制位 2.0、C55x的cpu包括哪几个状态寄存器？涉及到C54兼容模式的位有哪些 答：ST0-55到ST3-55，有ASM位域、BRAF位、C16位、C54CM位、M40位 3.0、哈佛结构和冯诺依曼结构区别 答：1.冯·诺依曼结构也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，因此程序指令和数据的宽度相同：2.哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。中央处理器首先到程序指令存储器中读取程序指令内容，解码后得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操作（通常是执行） 4.0、DSP处理中断的步骤如下或C55x对中断是如何处理的 答：① 接收中断请求。软件和硬件都要求DSP将当前程序挂起。② 响应中断请求。CPU 必须响应中断。如果是可屏蔽中断,响应必须满足某些条件;如果是不可屏蔽中断,则CPU 立即响应。③ 准备进入中断服务子程序。CPU 要执行的主要任务有:完成当前指令的执行,并冲掉流水线上还未解码的指令。自动将某些必要的寄存器的值保存到数据堆栈和系统堆栈。从用户事先设置好的向量地址获取中断向量,该中断向量指向中断服务子程序。④ 执行中断服务子程序。CPU 执行用户编写的ISR。ISR以一条中断返回指令结束,自动恢复步骤③中自动保存的寄存器值。 5.0、C55汇编器支持哪些存储器模式：C54x兼容模式、CPL模式、ARMS模式

第1页